

# InterSloth - Hardwaregestützte, globale und prioritätsgesteuerte Echtzeiteinplanung

Malte Bargholz, Matthias Wolf, Gerion Entrup  
Christian Dietrich, Daniel Lohmann

July 20, 2018

In der Analyse von Echtzeitsystemen werden Annahmen über die nicht-funktionalen Eigenschaften des Betriebssystems gemacht, die sich auf existierender Hardware nur schwer realisieren lassen. Beispielsweise werden die Laufzeitkosten für das Betriebssystem häufig ebenso ignoriert wie die Auswirkungen von höchstprioritären Unterbrechungen auf das Prioritätenggefüge.

In der Vergangenheit konnten im Sloth Projekt signifikante Verbesserungen, wie minimale Kerngröße, kurze Unterbrechungslatenzen und einen vereinheitlichten Prioritätenraum erreicht werden. Dies wurde durch die Auslagerung der Fadeneinplanung auf den Unterbrechungskontroller erreicht. In Folgearbeiten wurde Sloth, welches als Uniprozessor-System entworfen wurde, um eine partitionierte Multiprozessoreinplanung erweitert. Dabei werden Fäden bzw. Unterbrechungsbehandler statisch an Prozessoren gebunden und können bei ungünstiger Verteilung zu einem suboptimal ausgelasteten Gesamtsystem führen. Im Gegensatz dazu würde eine globale Einplanung, bei der Fäden frei zwischen Prozessoren migrieren können, zu einer deutlich besseren Auslastung führen. Allerdings wird eine solche globale Einplanung, insbesondere aufgrund des geteilten Kernzustands und der deswegen benötigten Synchronisation, häufig als zu teuer in der konkreten Implementierung beschrieben.

Mit dem InterSloth Projekt erweitern wir den Sloth-Ansatz um globale Echtzeiteinplanung. Fäden werden auf Unterbrechungsbehandler abgebildet und dynamisch vom Unterbrechungskontroller auf dem Prozessor mit der niedrigsten Priorität eingelastet. Dazu war es nötig, einen bestehenden Unterbrechungskontroller um strikte Prioritätstreue und Unterbrechungsmigration zu erweitern. Erste Ergebnisse für die offene RISC-V Architektur und einen modifizierten Platform-Level Interrupt Controller (PLIC) zeigen, dass Tasks innerhalb von 190 Takten aktiviert und auf einem anderen Prozessor eingelastet werden.