

# Analyzing and Optimizing TLB-Induced Thread Migration Costs on Linux/ARM

Tobias Landsberg


21. November 2019

- Speicherzugriffe sind langsam
  - $\approx 150$  Takte<sup>1</sup>
- Bottleneck moderner CPUs
- Caches als Lösung
  - Hierarchien (L1, L2 etc.)
    - 3 Takte für L1-Zugriff<sup>1</sup>
  - **Translation Lookaside Buffer (TLB)**

---


<sup>1</sup>Gemessen auf einem Raspberry Pi 2

- Speicherzugriffe sind langsam
  - $\approx 150$  Takte<sup>1</sup>
- Bottleneck moderner CPUs
- Caches als Lösung
  - Hierarchien (L1, L2 etc.)
    - 3 Takte für L1-Zugriff<sup>1</sup>
  - **Translation Lookaside Buffer (TLB)**




<sup>1</sup>Gemessen auf einem Raspberry Pi 2

- Speicherzugriffe sind langsam
  - $\approx 150$  Takte<sup>1</sup>
- Bottleneck moderner CPUs
- Caches als Lösung
  - Hierarchien (L1, L2 etc.)
    - 3 Takte für L1-Zugriff<sup>1</sup>
  - **Translation Lookaside Buffer (TLB)**



<sup>1</sup>Gemessen auf einem Raspberry Pi 2

- Speicherzugriffe sind langsam
  - $\approx 150$  Takte<sup>1</sup>
- Bottleneck moderner CPUs
- Caches als Lösung
  - Hierarchien (L1, L2 etc.)
    - 3 Takte für L1-Zugriff<sup>1</sup>
  - **Translation Lookaside Buffer (TLB)**
- Verlust von Cacheinhalten bei Wechsel der CPU



<sup>1</sup>Gemessen auf einem Raspberry Pi 2

- **Lösung:** Migration des TLBs zusammen mit Thread  
zusammen mit Thread
- TLB speichert Übersetzungen zwischen
- Zugriff auf virtuelle Adresse braucht insgesamt drei Speicherzugriffe




Abbildung: Adressübersetzung (nach Tanenbaum)

TLB-Migration


Hardwareanpassungen

Linux-Integration


Fazit

**Ziel:** Migration des TLBs zusammen mit restlichem Kontext

- Plattform: Raspberry Pi 2 mit ARM Cortex-A7 Quadcore-CPU
- Bei Thread-Migration aktuellen TLB-Zustand sichern und später wiederherstellen









**Ziel:** Migration des TLBs zusammen mit restlichem Kontext


- Plattform: Raspberry Pi 2 mit ARM Cortex-A7 Quadcore-CPU
- Bei Thread-Migration aktuellen TLB-Zustand sichern und später wiederherstellen






**Ziel:** Migration des TLBs zusammen mit restlichem Kontext


- Plattform: Raspberry Pi 2 mit ARM Cortex-A7 Quadcore-CPU
- Bei Thread-Migration aktuellen TLB-Zustand sichern und später wiederherstellen







**Ziel:** Migration des TLBs zusammen mit restlichem Kontext


- Plattform: Raspberry Pi 2 mit ARM Cortex-A7 Quadcore-CPU
- Bei Thread-Migration aktuellen TLB-Zustand sichern und später wiederherstellen
- TLB-Zugriff
  - Lesend: `mcr p15, 3, <Rt>, c15, c4, 2`
  - Schreibend (indirekt): `pld [<Rn>]`






- Zwei Benchmarks als Kernel-Modul für Linux
  1. Datencaches und TLB leeren
  2. Auf  $N$  Pages im Abstand von 4 bzw. 68 KiB lesend zugreifen
  3. Relevante TLB-Einträge im Speicher sichern
  4. Datencaches und TLB leeren
  5. TLB mittels `pld`-Instruktion wiederherstellen
  6. Auf  $N$  Pages im selben Abstand lesend zugreifen
- Bezeichnet als 4k- und 68k-Benchmark









**Ergebnis:** TLB-Migration auf aktueller Hardware nicht rentabel


- Komplettes Auslesen des TLBs notwendig
- Max. 2 Speicherzugriffe im Hintergrund
- pld-Instruktion führt Table-Walk im Vordergrund aus


# Hardwareanpassungen




Hardwareanpassung mithilfe von gem5

- Schreibzugriff auf TLB-Interface (V1 + V4)
- Minimierung der zu transferierenden Daten (V4)
- Filtern der TLB-Einträge in Hardware (V4)
- Streaming der TLB-Einträge (V4)
- Byte-Packing des Datenstroms (V4)









# Linux-Integration




- Prozesse und Threads werden als Tasks abstrahiert
- Sichern des TLBs im `task_struct`
  - Annahme: liegt häufig im Cache
  - Begrenzt Speicherplatz für TLB-Einträge
- Sicherung und Wiederherstellung des TLBs in `move_queued_task()` und `finish_task_switch()`









- TLB-Migration ohne Hardwareanpassungen nicht lohnenswert
- Geringfügige Hardwareanpassungen erlauben Verbesserungen in sehr speziellen Fällen
- Im Allgemeinen in aktueller Form zu langsam
- Ausblick
  - Betrachtung von realistischeren Arbeitslasten
  - Predictor zum Auswählen der zu migrierenden Pages
  - Implementierung für parallele Arbeitslasten